LAYERS 7: 3D集成电路和异构集成的挑战

前端集成薄膜技术解决方案

芯片制造商面临着越来越多的挑战，要将3D 集成电路和/或异构集成到所有类型的不同模块封装中，同时提高封装性能和功能密度。他们不仅要做好晶圆的热量测算，而且晶圆形状的平整度也成为越来越重要的先决条件。Evatec的BU半导体高级项目负责人Riccardo Morciano和战略销售与营销主管Reinhard Benz博士举了生产解决方案的一个例子，助力先进的CMOS晶圆厂引领新的方向。

要阅读全文，请点击这里(链接到pdf文章)。为什么不立刻订阅完整版的pdf或电子档，只需写一封电子邮件到communications@evatecnet.com。别忘了写上你选择的收货地址。